News CopprLink: Standard für PCIe 5.0 und 6.0 per Kabel verabschiedet

[Xul]

Es bleibt doch alles wie jetzt, nur die M.2-Slots fliegen raus und werden 1-zu-1 durch PCIe x4-Buchsen ersetzt. Die SSDs entfliehen der Grafikkarte und kommen dann im bekannten 2,5"-Format (oder so) in die Festplattenkäfige. Die SATA-Buchen fliegen auch raus und werden dann wahrscheinlich durch maximal eine PCIe x4-Buchse ersetzt.

Mit steigendem PCIe-Standard würden ja 2-3 Highspeed-Buchsen und ein paar 1x Anbindungen (zB 4 physische Anschlüsse, die sich eine 4x Verbindung teilen) völlig reichen. Falls man noch Platz hat meinetwegen auch noch ein paar SATAs obendrauf für HDDs.

Hauptsache die m.2-Anschlüsse verschwinden endlich.

 

[fesc]

zu 50 Meter realisiert werden

Nur ist halt das PCIe Protokol bzw. dessen Anwendung nicht unbedingt geeignet/gedacht für so hohe Latenzen. Wir reden hier ja ggf. über PIO reads, welche die aufrufende CPU/pipeline dann eben mal so lange blockieren.
Und bei (DMA) bursts musst du wie gesagt entsprechend grosse replay-buffer vorhalten, was teuer ist. Und dafür sorgen dass dir auf halbem Weg nicht die flow-credits ausgehen (aber das hat man mit dem flit encoding ab gen6 im Griff).
Die Signallaufzeit bleibt ja gleich, selbst wenn die Bandbreite erhöht wird.
Für solche Spezialanwendungen gibts bessere (optische) Anbindungen. Ich war vorletztes Jahr auf der PCI-SIG, und da war der Tenor eher dass optische Verbindungen wenig Vorteile bringen.

 

[foofoobar]

Plus Gehäuse - und wenn du die PGU auslagern willst, weil sie so groß und hungrig wird, willst du sie ja kaum mit PCIe 4x4 anbinden.

Es gibt ja nicht nur x4, und mehrfach x4 ginge auch.

Ich wäre bei solchen Dingern auch immer zurückhaltend, gerade mit fortschreitendem Standard. Die Anforderungen an PCIe 6 sind schon derb. Auf Platinen sind dort regelmäßig retimer vorgesehen.
(Klar, kannst du auf LWL umsetzen, aber auch das wird nicht günstig werden + Lazenzen erzeugen)

Ich bin mir nicht ganz sicher aber Kabel könnten aufgrund der Geometrie (quasi perfekte Verdrillung) bessere elektrische Eigenschaften als Leiterbahnen auf Platinen haben.

 

[WillardBL]

Warum? Kann Thunderbolt ja auch schon. Apple bietet sogar ein TB4 Kabel mit 3 Meter an.

Thunderbold ist nicht PCIe. Die PCIe Datagramme werden gemeinsam mit den DP-Datagrammen in einen Multiplexer geworfen, neu codiert, auf andere elektrische Signale abgeändert (Spannungen, Takt, Leitungsanzahl) und auf der anderen Seite das ganze wieder rückgängig gemacht. Eine Analogie dazu könnte sein, dass ein Trabi, der auf einem ICE mitfährt, trotzdem nicht so schnell fährt wie ein ICE, oder das ein Porsche Taycan, der auf einem ICE mitfährt, trotzdem keine höhere Reichweite hat.

Nach durchstöbern der SFFs komm ich aber zum Schluss, dass hier auch etwas mehr passiert - zumindest der gesamte Physical Layer wird einmal komplett abgeändert.

Und ich muss zugeben, dass ich anhand der mir eher vertrauteren Übertragungstechniken an die Signallatenz dachte. Bei PCIe dürfte die nicht so streng sein. Bei Ethernet kann man vereinfacht sagen, ein Signal muss am Empfänger angekommen sein, bevor das nächste am Sender gesendet wird. Mir deucht da, aufgrund der hohen Frequenzen, dass dies für PCIe nicht gilt, dh. Sender und Empfänger nur anhand des dem Signal mitgesendeten Taktes miteinander synchronisiert werden, aber die Sende und Empfangsleitung zueinander keine synchronisation besitzen. Naja, selbst die Lanes haben ein relativ großes Fenster von 4ns. Dabei kommt im Abstand von ca. 31.25ps (pico Sekunden) je ein Signal (Periodenlänge). Die schauen auch nicht mehr wie gewohnte Rechtecke, sondern wie Sinuskurven aus. Das Signal hat da bei Lichtgeschwindigkeit gerade erst mal 1 cm hinter sich gebracht, wird schon das nächste gesendet. (wenn ich grad nicht blümmle)
Und in Kupfer ist es nicht Lichtgeschwindigkeit, sondern ca. 2/3 davon.

 

[senf.dazu]

Optische Kabel klingen spannend! Haben die dann so Mikroemitter und Mikro-Photodioden auf beiden Seiten? SFP Module sind ja schon nicht ganz klein.

steht doch in der Tabelle: TBD bzw. WIP

 

[Nagilum99]

Es gibt ja nicht nur x4, und mehrfach x4 ginge auch.

Ich bin mir nicht ganz sicher aber Kabel könnten aufgrund der Geometrie (quasi perfekte Verdrillung) bessere elektrische Eigenschaften als Leiterbahnen auf Platinen haben.

Mehrfach 4x birgt aber wieder Risiken bei den Timings. Nicht so drastisch wie bei PCI, aber trotzdem muss das Ganze ja relativ synchron laufen - was bei den immer weiter steigenden Durchsätzen auch weniger Toleranz lässt.

Tatsächlich sehe ich bei PCIe Kabeln bisher aber keine Verdrillungen wie man sie bei alten SCSI-Kabeln sah.
Außerdem brauchst du bei Kabeln immer mind. 2 Steckverbindungen - bei Platinen reicht oft eine aus und die Größe ist weniger kritisch.

 

[Looniversity]

Hmm der Spaß wird bestimmt nicht billig.
Bin gespannt, was "vernünftige" GPU-Riserkabel dann kosten werden, ich bin mir sicher, dass da auch viel billiger(er) Müll auf den Markt kommen und Ärger machen wird.

 

[foofoobar]

Bin gespannt, was "vernünftige" GPU-Riserkabel dann kosten werden, ich bin mir sicher, dass da auch viel billiger(er) Müll auf den Markt kommen und Ärger machen wird.

Die Marktakzeptanz für schlechte Kabel und Stecker wurde ja schon mit dem neuen Stromstecker für GPUs getestet.